Microcontroladores ARM AT91SAM7X256C-AU – MCU LQFP GRN IND TMP MRL C

 Incorpora el procesador ARM7TDMI ARM Thumb®

 Arquitectura RISC de 32 bits de alto rendimiento

 Conjunto de instrucciones de 16 bits de alta densidad

 Líder en MIPS/vatio

 Emulación en circuito EmbeddedICE™, compatibilidad con canales de comunicación de depuración

 Flash interno de alta velocidad

 512 Kbytes (SAM7X512) Organizados en dos bancos de 1024 páginas de 256 bytes (doble plano)

 256 Kbytes (SAM7X256) Organizados en 1024 páginas de 256 bytes (plano único)

 128 Kbytes (SAM7X128) Organizados en 512 páginas de 256 bytes (plano único)

 Acceso de ciclo único de hasta 30 MHz en las peores condiciones

 Buffer de precarga que optimiza la ejecución de instrucciones Thumb a máxima velocidad

 Tiempo de programación de página: 6 ms, incluido el borrado automático de página, tiempo de borrado completo: 15 ms

 10 000 ciclos de escritura, capacidad de retención de datos de 10 años, capacidades de bloqueo de sector, bit de seguridad Flash

 Interfaz de programación Flash rápida para producción de alto volumen

 SRAM interna de alta velocidad, acceso de ciclo único a máxima velocidad

 128 KB (SAM7X512)

 64 KB (SAM7X256)

 32 KB (SAM7X128)

 Controlador de memoria (MC)

 Controlador Flash integrado, detección de estado de cancelación y desalineación

 Reiniciar el controlador (RSTC)

 Basado en celdas de reinicio de encendido y detector de caída de tensión calibrado de fábrica de bajo consumo

 Proporciona modelado de señal de reinicio externo y estado de fuente de reinicio

 Generador de reloj (CKGR)

 Oscilador RC de baja potencia, oscilador en chip de 3 a 20 MHz y un PLL

 Controlador de administración de energía (PMC)

 Capacidades de optimización de energía, incluido el modo de reloj lento (hasta 500 Hz) y el modo inactivo

 Cuatro señales de reloj externas programables

 Controlador de interrupciones avanzado (AIC)

 Fuentes de interrupción vectorizadas, de prioridad de ocho niveles y enmascarables individualmente

 Dos fuentes de interrupción externas y una fuente de interrupción rápida, protegida contra interrupciones espurias

 Unidad de depuración (DBGU)

 UART de 2 cables y soporte para interrupción del canal de comunicación de depuración, prevención de acceso a ICE programable

 Modo para comunicación serial UART de 2 cables de propósito general

 Temporizador de intervalo periódico (PIT)

 Contador programable de 20 bits más contador de intervalo de 12 bits

 Vigilancia en ventana (WDT)

 Contador programable protegido con clave de 12 bits

 Proporciona señales de reinicio o interrupción al sistema

 El contador puede detenerse mientras el procesador está en estado de depuración o en modo inactivo

 Temporizador en tiempo real (RTT)

 Contador de ejecución libre de 32 bits con alarma

 Funciona con el oscilador RC interno

 Dos controladores de entrada/salida en paralelo (PIO)

 Sesenta y dos líneas de E/S programables multiplexadas con hasta dos E/S periféricas

 Capacidad de interrupción del cambio de entrada en cada línea de E/S

 Drenaje abierto, resistencia pull-up y salida síncrona programables individualmente

 Trece canales de controlador DMA periférico (PDC)

 Un puerto de dispositivo USB 2.0 de velocidad completa (12 Mbits por segundo)

 Transceptor en chip, FIFO integrados configurables de 1352 bytes

 Una Ethernet MAC 10/100 base-T

 Interfaz independiente del medio (MII) o interfaz independiente del medio reducida (RMII)

 FIFO de 28 bytes integrados y canales DMA dedicados para transmisión y recepción

 Un controlador CAN compatible con la Parte 2.0A y la Parte 2.0B

 Ocho buzones de objetos de mensajes totalmente programables, contador de marca de tiempo de 16 bits

 Un controlador serial síncrono (SSC)

 Señales de sincronización de reloj y cuadro independientes para cada receptor y transmisor

 Soporte de interfaz analógica I²S, soporte de multiplexación por división de tiempo

 Capacidades de transmisión continua de datos de alta velocidad con transferencia de datos de 32 bits

 Dos transmisores receptores síncronos/asíncronos universales (USART)

 Generador de velocidad en baudios individual, modulación/demodulación infrarroja IrDA®

 Compatibilidad con tarjetas inteligentes ISO7816 T0/T1, protocolo de enlace de hardware, compatibilidad con RS485

 Soporte completo de línea de módem en USART1

 Dos interfaces periféricas seriales maestro/esclavo (SPI)

 Longitud de datos programable de 8 a 16 bits, cuatro selecciones de chip periférico externo

 Un temporizador/contador (TC) de tres canales y 16 bits

 Tres entradas de reloj externas, dos pines de E/S multipropósito por canal

 Doble generación de PWM, modo de captura/forma de onda, capacidad de subida/bajada

 Un controlador de modulación de ancho de potencia (PWMC) de cuatro canales y 16 bits

 Una interfaz de dos cables (TWI)

 Solo compatible con modo maestro, se admiten todas las EEPROM Atmel de dos cables y dispositivos compatibles con I2C

 Un convertidor analógico a digital de 10 bits y 8 canales, cuatro canales multiplexados con E/S digitales

 Asistencia de arranque SAM-BA®

 Programa de arranque predeterminado

 Interfaz con la interfaz gráfica de usuario SAM-BA

 IEEE® 1149.1 JTAG Boundary Scan en todos los pines digitales

 E/S tolerantes a 5 V, incluidas cuatro líneas de E/S de unidad de alta corriente, hasta 16 mA cada una

 Fuentes de alimentación  Regulador de 1,8 V integrado, que consume hasta 100 mA para el núcleo y los componentes externos

 Fuente de alimentación de líneas de E/S VDDIO de 3,3 V, fuente de alimentación de flash VDDFLASH independiente de 3,3 V

 Fuente de alimentación principal VDDCORE de 1,8 V con detector de caídas de tensión

 Funcionamiento totalmente estático: hasta 55 MHz a 1,65 V y 85 °C en las peores condiciones

 Disponible en paquetes LQFP verde de 100 derivaciones y TFBGA verde de 100 bolas