Microcontroladores ARM FS32K116LFT0VLFT: MCU S32K116 MCU de 32 bits, ARM Cortex-M0+

• Características de funcionamiento

– Rango de tensión: 2,7 V a 5,5 V

– Rango de temperatura ambiente: -40 °C a 105 °C para el modo HSRUN, -40 °C a 150 °C para el modo RUN

• Núcleo Arm™ Cortex-M4F/M0+, CPU de 32 bits

– Admite una frecuencia de hasta 112 MHz (modo HSRUN) con 1,25 Dhrystone MIPS por MHz

– Arm Core basado en la arquitectura Armv7 y Thumb®-2 ISA

– Procesador de señal digital integrado (DSP)

– Controlador de interrupción vectorial anidado configurable (NVIC)

– Unidad de punto flotante de precisión única (FPU)

• Interfaces de reloj

– Oscilador externo rápido (SOSC) de 4 a 40 MHz con reloj de entrada cuadrado externo de CC de hasta 50 MHz en modo de reloj externo

– Oscilador RC interno rápido de 48 MHz (FIRC)

– Oscilador RC interno lento de 8 MHz (SIRC)

– Oscilador de baja potencia (LPO) de 128 kHz

– Hasta 112 MHz (HSRUN) Sistema Phased Lock Loop (SPLL)

– Hasta 20 MHz TCLK y 25 MHz SWD_CLK

– Reloj externo de contador de tiempo real de 32 kHz (RTC_CLKIN)

• Administración de energía

– Núcleo Arm Cortex-M4F/M0+ de bajo consumo con excelente eficiencia energética

– Controlador de administración de energía (PMC) con múltiples modos de energía: HSRUN, RUN, STOP, VLPR y VLPS.Nota: CSEc (Seguridad) o las escrituras/borrados de EEPROM activarán indicadores de error en el modo HSRUN (112 MHz) porque este caso de uso no puede ejecutarse simultáneamente.El dispositivo deberá cambiar al modo RUN (80 MHz) para ejecutar CSEc (Seguridad) o escritura/borrado de EEPROM.

– Activación de reloj y operación de bajo consumo compatibles con periféricos específicos.

• Memoria e interfaces de memoria

– Hasta 2 MB de memoria flash de programa con ECC

– FlexNVM de 64 KB para memoria flash de datos con emulación ECC y EEPROM.Nota: CSEc (Seguridad) o las escrituras/borrados de EEPROM activarán indicadores de error en el modo HSRUN (112 MHz) porque este caso de uso no puede ejecutarse simultáneamente.El dispositivo deberá cambiar al modo RUN (80 MHz) para ejecutar CSEc (Seguridad) o escritura/borrado de EEPROM.

– Hasta 256 KB de SRAM con ECC

– Hasta 4 KB de FlexRAM para usar como emulación de SRAM o EEPROM

– Caché de código de hasta 4 KB para minimizar el impacto en el rendimiento de las latencias de acceso a la memoria

– QuadSPI con soporte HyperBus™

• Señal mixta analógica

– Hasta dos convertidores de analógico a digital (ADC) de 12 bits con hasta 32 canales de entradas analógicas por módulo

– Un comparador analógico (CMP) con convertidor digital a analógico (DAC) interno de 8 bits

• Funcionalidad de depuración

– Serial Wire JTAG Debug Port (SWJ-DP) combina

– Punto de observación y seguimiento de depuración (DWT)

– Instrumentación Trace Macrocell (ITM)

– Unidad de interfaz de puerto de prueba (TPIU)

– Unidad Flash Patch and Breakpoint (FPB)

• Interfaz hombre-máquina (HMI)

– Hasta 156 pines GPIO con funcionalidad de interrupción

– Interrupción no enmascarable (NMI)

• Interfaces de comunicaciones

– Hasta tres módulos de receptor/transmisor asíncrono universal de baja potencia (LPUART/LIN) con compatibilidad con DMA y disponibilidad de baja potencia

– Hasta tres módulos de interfaz de periféricos en serie de baja potencia (LPSPI) con compatibilidad con DMA y disponibilidad de baja potencia

– Hasta dos módulos de circuito integrado interintegrado de baja potencia (LPI2C) con compatibilidad con DMA y baja disponibilidad de potencia

– Hasta tres módulos FlexCAN (con soporte CAN-FD opcional)

– Módulo FlexIO para emulación de protocolos de comunicación y periféricos (UART, I2C, SPI, I2S, LIN, PWM, etc).

– Hasta un Ethernet de 10/100 Mbps compatible con IEEE1588 y dos módulos de interfaz de audio síncrono (SAI).

• Seguridad y proteccion

– El motor de servicios criptográficos (CSEc) implementa un conjunto completo de funciones criptográficas como se describe en la especificación funcional SHE (Secure Hardware Extension).Nota: CSEc (Seguridad) o las escrituras/borrados de EEPROM activarán indicadores de error en el modo HSRUN (112 MHz) porque este caso de uso no puede ejecutarse simultáneamente.El dispositivo deberá cambiar al modo RUN (80 MHz) para ejecutar CSEc (Seguridad) o escritura/borrado de EEPROM.

– Número de identificación única (ID) de 128 bits

– Código de corrección de errores (ECC) en memorias flash y SRAM

– Unidad de protección de la memoria del sistema (MPU del sistema)

– Módulo de comprobación de redundancia cíclica (CRC)

– Vigilancia interna (WDOG)

– Módulo de supervisión de vigilancia externa (EWM)

• Cronometraje y control

– Hasta ocho módulos FlexTimers (FTM) independientes de 16 bits, que ofrecen hasta 64 canales estándar (IC/OC/PWM)

– Un temporizador de bajo consumo (LPTMR) de 16 bits con control de activación flexible

– Dos bloques de retardo programables (PDB) con sistema de activación flexible

– Un temporizador de interrupción de baja potencia (LPIT) de 32 bits con 4 canales

– Contador de tiempo real (RTC) de 32 bits

• Paquete

– Opciones de paquete QFN de 32 pines, LQFP de 48 pines, LQFP de 64 pines, LQFP de 100 pines, MAPBGA de 100 pines, LQFP de 144 pines, LQFP de 176 pines

• DMA de 16 canales con hasta 63 fuentes de solicitud usando DMAMUX