FS32K116LIT0VFMR S32K116 Arm Cortex-M0+, 48 MHz, 128 Kb Flash, ISELED, FlexIO, QFN32 – MCU S32K para uso general

• Características de funcionamiento
– Rango de voltaje: 2,7 V a 5,5 V
– Rango de temperatura ambiente: -40 °C a 105 °C para modo HSRUN, -40 °C a 150 °C para modo RUN
• Núcleo Arm™ Cortex-M4F/M0+, CPU de 32 bits
– Admite una frecuencia de hasta 112 MHz (modo HSRUN) con 1,25 Dhrystone MIPS por MHz
– Arm Core basado en la arquitectura Armv7 y Thumb®-2 ISA
– Procesador de señal digital integrado (DSP)
Controlador de interrupciones vectoriales anidadas configurable (NVIC)
– Unidad de punto flotante de precisión simple (FPU)
• Interfaces de reloj
– 4 – Oscilador externo rápido de 40 MHz (SOSC) con reloj de entrada cuadrado externo de CC de hasta 50 MHz en modo de reloj externo
– Oscilador RC interno rápido de 48 MHz (FIRC)
– Oscilador RC interno lento de 8 MHz (SIRC)
– Oscilador de baja potencia (LPO) de 128 kHz
– Bucle de enganche de fase del sistema (SPLL) de hasta 112 MHz (HSRUN)
– Hasta 20 MHz TCLK y 25 MHz SWD_CLK
– Reloj externo de contador de tiempo real de 32 kHz (RTC_CLKIN)
• Administración de energía
– Núcleo Arm Cortex-M4F/M0+ de bajo consumo con excelente eficiencia energética
Controlador de administración de energía (PMC) con múltiples modos de energía: HSRUN, RUN, STOP, VLPR y VLPS. Nota: Las operaciones de CSEc (Seguridad) o escritura/borrado de EEPROM activarán indicadores de error en el modo HSRUN (112 MHz), ya que este caso de uso no puede ejecutarse simultáneamente. El dispositivo deberá cambiar al modo RUN (80 MHz) para ejecutar CSEc (Seguridad) o escritura/borrado de EEPROM.
– Compatible con control de reloj y funcionamiento de bajo consumo en periféricos específicos.
• Memoria e interfaces de memoria
– Hasta 2 MB de memoria flash de programa con ECC
FlexNVM de 64 KB para memoria flash de datos con ECC y emulación de EEPROM. Nota: Las operaciones de CSEc (Seguridad) o escritura/borrado de EEPROM activarán indicadores de error en el modo HSRUN (112 MHz), ya que este caso de uso no puede ejecutarse simultáneamente. El dispositivo deberá cambiar al modo RUN (80 MHz) para ejecutar CSEc (Seguridad) o escritura/borrado de EEPROM.
– Hasta 256 KB de SRAM con ECC
– Hasta 4 KB de FlexRAM para uso como emulación de SRAM o EEPROM
– Hasta 4 KB de caché de código para minimizar el impacto en el rendimiento de las latencias de acceso a la memoria
– QuadSPI con soporte HyperBus™
• Analógico de señal mixta
– Hasta dos convertidores analógico-digitales (ADC) de 12 bits con hasta 32 entradas analógicas de canal por módulo
– Un comparador analógico (CMP) con convertidor digital a analógico (DAC) interno de 8 bits
• Funcionalidad de depuración
– El puerto de depuración JTAG de cable serie (SWJ-DP) combina
– Punto de vigilancia y seguimiento de depuración (DWT)
Macrocelda de trazas de instrumentación (ITM)
– Unidad de interfaz de puerto de prueba (TPIU)
– Unidad de parches y puntos de interrupción Flash Patch and Breakpoint (FPB)
• Interfaz hombre-máquina (HMI)
– Hasta 156 pines GPIO con funcionalidad de interrupción
– Interrupción no enmascarable (NMI)

• Interfaces de comunicaciones
– Hasta tres módulos de receptor/transmisor asíncrono universal de bajo consumo (LPUART/LIN) con soporte DMA y disponibilidad de bajo consumo
– Hasta tres módulos de interfaz periférica serial de bajo consumo (LPSPI) con soporte DMA y disponibilidad de bajo consumo
– Hasta dos módulos de circuitos interintegrados de bajo consumo (LPI2C) con soporte DMA y disponibilidad de bajo consumo
– Hasta tres módulos FlexCAN (con soporte CAN-FD opcional)
– Módulo FlexIO para emulación de protocolos de comunicación y periféricos (UART, I2C, SPI, I2S, LIN, PWM, etc).
– Hasta un Ethernet de 10/100 Mbps con soporte IEEE1588 y dos módulos de interfaz de audio síncrona (SAI).
• Seguridad y protección
El Motor de Servicios Criptográficos (CSEc) implementa un conjunto completo de funciones criptográficas, como se describe en la Especificación Funcional SHE (Extensión de Hardware Seguro). Nota: Las operaciones de escritura/borrado de CSEc (Seguridad) o EEPROM activarán indicadores de error en el modo HSRUN (112 MHz), ya que este caso de uso no puede ejecutarse simultáneamente. El dispositivo deberá cambiar al modo RUN (80 MHz) para ejecutar CSEc (Seguridad) o EEPROM.
– Número de identificación (ID) único de 128 bits
– Código de corrección de errores (ECC) en memorias flash y SRAM
– Unidad de protección de memoria del sistema (MPU del sistema)
– Módulo de verificación de redundancia cíclica (CRC)
– Organismo de vigilancia interna (WDOG)
– Módulo de monitor de vigilancia externa (EWM)
• Sincronización y control
– Hasta ocho módulos FlexTimers (FTM) independientes de 16 bits, que ofrecen hasta 64 canales estándar (IC/OC/PWM)
– Un temporizador de bajo consumo de 16 bits (LPTMR) con control de activación flexible
– Dos bloques de retardo programables (PDB) con sistema de activación flexible
– Un temporizador de interrupción de bajo consumo (LPIT) de 32 bits con 4 canales
– Contador en tiempo real (RTC) de 32 bits
• Paquete
– Opciones de encapsulado QFN de 32 pines, LQFP de 48 pines, LQFP de 64 pines, LQFP de 100 pines, MAPBGA de 100 pines, LQFP de 144 pines y LQFP de 176 pines
• DMA de 16 canales con hasta 63 fuentes de solicitud utilizando DMAMUX