Microcontroladores ARM FS32K146HFT0VLHT MCU S32K146 M4F Flash 1 MB de RAM 128 KB

• Características de funcionamiento
– Rango de voltaje: 2,7 V a 5,5 V
– Rango de temperatura ambiente: -40 °C a 105 °C paraModo HSRUN, -40 °C a 150 °C para modo RUN

• Núcleo Arm™ Cortex-M4F/M0+, CPU de 32 bits
– Admite una frecuencia de hasta 112 MHz (modo HSRUN)con 1,25 MIPS de Dhrystone por MHz
– Arm Core basado en la arquitectura Armv7 yPulgar®-2 ISA
– Procesador de señal digital integrado (DSP)
– Controlador de interrupciones vectoriales anidadas configurable(NVIC)
– Unidad de punto flotante de precisión simple (FPU)

• Interfaces de reloj
– Oscilador externo rápido (SOSC) de 4 a 40 MHz con hastaReloj de entrada cuadrado externo de CC de 50 MHzmodo de reloj externo
– Oscilador RC interno rápido de 48 MHz (FIRC)
– Oscilador RC interno lento de 8 MHz (SIRC)
– Oscilador de baja potencia (LPO) de 128 kHz
– Bloqueo de fase del sistema de hasta 112 MHz (HSRUN)Bucle (SPLL)
– Hasta 20 MHz TCLK y 25 MHz SWD_CLK
– Reloj externo contador de tiempo real de 32 kHz(RTC_CLKIN)

• Administración de energía
– Núcleo Arm Cortex-M4F/M0+ de bajo consumo conexcelente eficiencia energética
– Controlador de administración de energía (PMC) con múltiplesmodos de potencia: HSRUN, RUN, STOP, VLPR yVLPS. Nota: CSEc (Seguridad) o escrituras en EEPROM/borrar activará indicadores de error en el modo HSRUN (112MHz) porque no se permite este caso de usoejecutar simultáneamente. El dispositivo necesitarácambiar al modo RUN (80 MHz) para ejecutar CSEc(Seguridad) o escritura/borrado de EEPROM.
– Compatible con control de reloj y funcionamiento de bajo consumoperiféricos específicos.

• Memoria e interfaces de memoria
– Hasta 2 MB de memoria flash de programa con ECC
– 64 KB FlexNVM para memoria flash de datos con ECCy emulación de EEPROM. Nota: CSEc (Seguridad) oLas escrituras o borrados de EEPROM activarán indicadores de error enModo HSRUN (112 MHz) porque este caso de uso esNo se permite ejecutar simultáneamente. El dispositivoSerá necesario cambiar al modo RUN (80 MHz) paraejecutar CSEc (Seguridad) o escrituras/borrados de EEPROM.
– Hasta 256 KB de SRAM con ECC
– Hasta 4 KB de FlexRAM para usar como SRAM oEmulación de EEPROM
– Hasta 4 KB de caché de código para minimizar el rendimientoimpacto de las latencias de acceso a la memoria
– QuadSPI con soporte HyperBus™

• Analógico de señal mixta
– Hasta dos convertidores analógico-digitales de 12 bits(ADC) con hasta 32 entradas analógicas de canal pormódulo
– Un comparador analógico (CMP) con 8 bits internosConvertidor digital a analógico (DAC)

• Funcionalidad de depuración
– El puerto de depuración JTAG de cable serie (SWJ-DP) combina
– Punto de vigilancia y seguimiento de depuración (DWT)
Macrocelda de trazas de instrumentación (ITM)
– Unidad de interfaz de puerto de prueba (TPIU)
– Unidad de parches y puntos de interrupción Flash Patch and Breakpoint (FPB)

• Interfaz hombre-máquina (HMI)
– Hasta 156 pines GPIO con funcionalidad de interrupción
– Interrupción no enmascarable (NMI)

• Interfaces de comunicaciones
– Hasta tres módulos de receptor/transmisor asíncrono universal de bajo consumo (LPUART/LIN) con soporte DMAy baja disponibilidad de energía
– Hasta tres módulos de interfaz periférica serial de bajo consumo (LPSPI) con soporte DMA y disponibilidad de bajo consumo
– Hasta dos módulos de circuitos interintegrados de bajo consumo (LPI2C) con soporte DMA y disponibilidad de bajo consumo
– Hasta tres módulos FlexCAN (con soporte CAN-FD opcional)
– Módulo FlexIO para emulación de protocolos de comunicación y periféricos (UART, I2C, SPI, I2S, LIN, PWM, etc).
– Hasta un Ethernet de 10/100 Mbps con soporte IEEE1588 y dos módulos de interfaz de audio síncrona (SAI).

• Seguridad y protección
– Cryptographic Services Engine (CSEc) implementa un conjunto integral de funciones criptográficas como se describe enEspecificación funcional de SHE (Extensión de hardware segura). Nota: Las escrituras/borrados de CSEc (Seguridad) o EEPROM...
Se activan indicadores de error en el modo HSRUN (112 MHz) porque no se permite que este caso de uso se ejecute simultáneamente.El dispositivo deberá cambiar al modo EJECUTAR (80 MHz) para ejecutar CSEc (Seguridad) o escrituras/borrados de EEPROM.
– Número de identificación (ID) único de 128 bits
– Código de corrección de errores (ECC) en memorias flash y SRAM
– Unidad de protección de memoria del sistema (MPU del sistema)
– Módulo de verificación de redundancia cíclica (CRC)
– Organismo de vigilancia interna (WDOG)
– Módulo de monitor de vigilancia externa (EWM)

• Sincronización y control
– Hasta ocho módulos FlexTimers (FTM) independientes de 16 bits, que ofrecen hasta 64 canales estándar (IC/OC/PWM)
– Un temporizador de bajo consumo de 16 bits (LPTMR) con control de activación flexible
– Dos bloques de retardo programables (PDB) con sistema de activación flexible
– Un temporizador de interrupción de bajo consumo (LPIT) de 32 bits con 4 canales
– Contador en tiempo real (RTC) de 32 bits

• Paquete
– Paquete QFN de 32 pines, LQFP de 48 pines, LQFP de 64 pines, LQFP de 100 pines, MAPBGA de 100 pines, LQFP de 144 pines, LQFP de 176 pinesopciones

• DMA de 16 canales con hasta 63 fuentes de solicitud utilizando DMAMUX