LCMXO2-4000HC-4TG144C Conjunto de puerta programable de campo 4320 LUT 115 IO 3.3V 4 Spd
♠ Descripción del producto
| Atributo del producto | Valor de atributo |
| Fabricante: | Enrejado |
| Categoria de producto: | FPGA - Matriz de puerta programable de campo |
| RoHS: | Detalles |
| Serie: | LCMXO2 |
| Número de elementos lógicos: | 4320 LE |
| Número de E/S: | 114 E/S |
| Tensión de alimentación - Mín.: | 2,375 V |
| Tensión de alimentación - Máx.: | 3,6 V |
| Temperatura mínima de funcionamiento: | 0C |
| Temperatura máxima de funcionamiento: | + 85C |
| Velocidad de datos: | - |
| Número de transceptores: | - |
| Estilo de montaje: | SMD/SMT |
| Paquete / Caja: | TQFP-144 |
| Embalaje: | Bandeja |
| Marca: | Enrejado |
| RAM distribuida: | 34kbit |
| RAM de bloque integrada - EBR: | 92kbit |
| Frecuencia máxima de funcionamiento: | 269 MHz |
| Sensible a la humedad: | Sí |
| Número de bloques de arreglos lógicos - LAB: | 540 LABORATORIO |
| Corriente de suministro de funcionamiento: | 8,45 mA |
| Voltaje de suministro operativo: | 2,5 V/3,3 V |
| Tipo de producto: | FPGA - Matriz de puerta programable de campo |
| Cantidad del paquete de fábrica: | 60 |
| Subcategoría: | Circuitos integrados lógicos programables |
| Memoria total: | 222kbit |
| Nombre comercial: | MachXO2 |
| Unidad de peso: | 0.046530 onzas |
1. Arquitectura lógica flexible
Seis dispositivos con 256 a 6864 LUT4s y 18 a 334E/S
2. Dispositivos de ultra bajo consumo
Proceso avanzado de baja potencia de 65 nm
Tan bajo como 22 μW de energía en espera
E/S diferencial de oscilación baja programable
Modo de espera y otras opciones de ahorro de energía
3. Memoria integrada y distribuida
Hasta 240 kbits sysMEM™ Embedded Block RAM
Hasta 54 kbits de RAM distribuida
Lógica de control FIFO dedicada
4. Memoria flash de usuario en chip
Hasta 256 kbits de memoria flash de usuario
100.000 ciclos de escritura
Accesible a través de WISHBONE, SPI, I2C y JTAGinterfaces
Se puede utilizar como procesador de software PROM o como Flashmemoria
5. Fuente síncrona prediseñadaE/S
Registros DDR en celdas de E/S
Lógica de engranaje dedicada
Engranaje 7:1 para E/S de pantalla
DDR genérico, DDRX2, DDRX4
Memoria dedicada DDR/DDR2/LPDDR con DQSapoyo
6. Búfer de E/S flexible y de alto rendimiento
El búfer sysI/O™ programable admite una ampliagama de interfaces:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HTL 18
MIPI D-PHY Emulado
Entradas de disparador Schmitt, histéresis de hasta 0,5 V
Soporte de E/S hot socketing
Terminación diferencial en chip
Modo pull-up o pull-down programable
7. Reloj flexible en chip
Ocho relojes primarios
Hasta dos relojes de borde para E/S de alta velocidadinterfaces (lados superior e inferior solamente)
Hasta dos PLL analógicos por dispositivo con n fraccionalsíntesis de frecuencia
Amplio rango de frecuencia de entrada (7 MHz a 400Megahercio)
8. No volátil, infinitamente reconfigurable
Encendido instantáneo: se enciende en microsegundos
Solución segura de un solo chip
Programable a través de JTAG, SPI o I2C
Admite la programación en segundo plano de no volátilesmemoria
Arranque dual opcional con memoria SPI externa
9. Reconfiguración de TransFR™
Actualización de lógica en campo mientras el sistema opera
10. Soporte de nivel de sistema mejorado
Funciones reforzadas en chip: SPI, I2C,temporizador/contador
Oscilador en chip con 5,5% de precisión
TraceID único para el seguimiento del sistema
Modo programable una sola vez (OTP)
Fuente de alimentación única con operación extendidarango
Exploración de límites estándar IEEE 1149.1
Programación en el sistema compatible con IEEE 1532
11. Amplia gama de opciones de paquetes
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opciones de paquete fpBGA, QFN
Opciones de paquetes de tamaño reducido
Tan pequeño como 2,5 mm x 2,5 mm
Admite migración de densidad
Envasado avanzado libre de halógenos
