LCMXO2-4000HC-4TG144C Matriz de puertas programables en campo, 4320 LUT, 115 E/S, 3,3 V, 4 velocidades
♠ Descripción del producto
| Atributo del producto | Valor del atributo |
| Fabricante: | Enrejado |
| Categoría de producto: | FPGA - Matriz de puertas programables en campo |
| RoHS: | Detalles |
| Serie: | LCMXO2 |
| Número de elementos lógicos: | 4320 LE |
| Número de E/S: | 114 E/S |
| Tensión de alimentación - Mín.: | 2,375 V |
| Tensión de alimentación - Máx.: | 3,6 V |
| Temperatura mínima de funcionamiento: | 0 °C |
| Temperatura máxima de funcionamiento: | + 85 C |
| Velocidad de datos: | - |
| Número de transceptores: | - |
| Estilo de montaje: | SMD/SMT |
| Paquete/Caja: | TQFP-144 |
| Embalaje: | Bandeja |
| Marca: | Enrejado |
| RAM distribuida: | 34 kbit |
| RAM de bloque integrada - EBR: | 92 kbit |
| Frecuencia máxima de funcionamiento: | 269 MHz |
| Sensible a la humedad: | Sí |
| Número de bloques de matriz lógica - LABs: | 540 LAB |
| Corriente de suministro de funcionamiento: | 8,45 mA |
| Voltaje de suministro de funcionamiento: | 2,5 V/3,3 V |
| Tipo de producto: | FPGA - Matriz de puertas programables en campo |
| Cantidad del paquete de fábrica: | 60 |
| Subcategoría: | Circuitos integrados lógicos programables |
| Memoria total: | 222 kbit |
| Nombre comercial: | MachXO2 |
| Peso unitario: | 0,046530 onzas |
1. Arquitectura lógica flexible
Seis dispositivos con 256 a 6864 LUT4 y 18 a 334E/S
2. Dispositivos de consumo ultrabaja
Proceso avanzado de bajo consumo de 65 nm
Tan solo 22 μW de potencia en espera
E/S diferencial de oscilación baja programable
Modo de espera y otras opciones de ahorro de energía
3. Memoria integrada y distribuida
Hasta 240 kbits de RAM de bloque integrada sysMEM™
Hasta 54 kbits de RAM distribuida
Lógica de control FIFO dedicada
4. Memoria flash de usuario en chip
Hasta 256 kbits de memoria flash de usuario
100.000 ciclos de escritura
Accesible a través de WISHBONE, SPI, I2C y JTAGinterfaces
Se puede utilizar como PROM de procesador suave o como Flashmemoria
5. Fuente síncrona prediseñadaE/S
Registros DDR en celdas de E/S
Lógica de engranajes dedicada
Engranaje 7:1 para E/S de pantalla
DDR genérico, DDRX2, DDRX4
Memoria DDR/DDR2/LPDDR dedicada con DQSapoyo
6. Búfer de E/S flexible y de alto rendimiento
El búfer sysI/O™ programable admite una ampliagama de interfaces:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY emulado
Entradas de disparador Schmitt, hasta 0,5 V de histéresis
Soporte de E/S para sockets en caliente
Terminación diferencial en chip
Modo pull-up o pull-down programable
7. Reloj flexible en chip
Ocho relojes primarios
Hasta dos relojes de borde para E/S de alta velocidadInterfaces (solo lados superior e inferior)
Hasta dos PLL analógicos por dispositivo con n fraccionalsíntesis de frecuencia
Amplio rango de frecuencia de entrada (7 MHz a 400Megahercio)
8. No volátil, infinitamente reconfigurable
Encendido instantáneo: se enciende en microsegundos
Solución segura de un solo chip
Programable a través de JTAG, SPI o I2C
Admite programación en segundo plano de datos no volátiles.memoria
Arranque dual opcional con memoria SPI externa
9. Reconfiguración de TransFR™
Actualización de la lógica en campo mientras el sistema está en funcionamiento
10. Soporte mejorado a nivel de sistema
Funciones reforzadas en chip: SPI, I2C,temporizador/contador
Oscilador en chip con una precisión del 5,5 %
TraceID único para seguimiento del sistema
Modo programable una sola vez (OTP)
Fuente de alimentación única con funcionamiento extendidorango
Estándar IEEE 1149.1 de escaneo de límites
Programación en el sistema compatible con IEEE 1532
11. Amplia gama de opciones de paquetes
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opciones de paquete fpBGA, QFN
Opciones de paquetes de tamaño reducido
Tan pequeño como 2,5 mm x 2,5 mm
Se admite la migración de densidad
Embalaje avanzado libre de halógenos
