LCMXO640C-4TN144C FPGA: matriz de puerta programable en campo 640 LUTS 113 I/O
♠ Descripción del producto
Atributo del producto | Valor de atributo |
Fabricante: | Enrejado |
Categoria de producto: | FPGA - Matriz de puerta programable de campo |
RoHS: | Detalles |
Serie: | LCMXO640C |
Número de elementos lógicos: | 640 LE |
Número de E/S: | 113 E/S |
Tensión de alimentación - Mín.: | 1,71 voltios |
Tensión de alimentación - Máx.: | 3.465V |
Temperatura mínima de funcionamiento: | 0C |
Temperatura máxima de funcionamiento: | + 85C |
Velocidad de datos: | - |
Número de transceptores: | - |
Estilo de montaje: | SMD/SMT |
Paquete/Estuche: | TQFP-144 |
Embalaje: | Bandeja |
Marca: | Enrejado |
RAM distribuida: | 6,1 kilobits |
Altura: | 1,4mm |
Longitud: | 20mm |
Frecuencia máxima de funcionamiento: | 550 MHz |
Sensible a la humedad: | Sí |
Número de bloques de arreglos lógicos - LAB: | 80 LABORATORIO |
Corriente de suministro de funcionamiento: | 17mA |
Voltaje de suministro operativo: | 1,8 V/2,5 V/3,3 V |
Tipo de producto: | FPGA - Matriz de puerta programable de campo |
Cantidad del paquete de fábrica: | 60 |
Subcategoría: | Circuitos integrados lógicos programables |
Memoria total: | 6,1 kilobits |
Ancho: | 20mm |
Unidad de peso: | 1.319 gramos |
No volátil, infinitamente reconfigurable
• Encendido instantáneo: se enciende en microsegundos
• Chip único, no requiere memoria de configuración externa
• Excelente seguridad de diseño, sin flujo de bits para interceptar
• Reconfigure la lógica basada en SRAM en milisegundos
• SRAM y memoria no volátil programables a través del puerto JTAG
• Admite la programación en segundo plano de la memoria no volátil
Modo de sueño
• Permite una reducción de corriente estática de hasta 100x
Reconfiguración TransFR™ (TFR)
• Actualización de la lógica en el campo mientras el sistema funciona
E/S alta a densidad lógica
• 256 a 2280 LUT4
• 73 a 271 E/S con amplias opciones de paquetes
• Admite migración de densidad
• Embalaje sin plomo/que cumple con RoHS
Memoria integrada y distribuida
• Hasta 27,6 Kbits sysMEM™ Embedded Block RAM
• Hasta 7,7 Kbits de RAM distribuida
• Lógica de control FIFO dedicada
Búfer de E/S flexible
• El búfer sysIO™ programable admite una amplia variedad de interfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
PLL sysCLOCK™
• Hasta dos PLL analógicos por dispositivo
• Multiplicación, división y cambio de fase del reloj
Soporte a nivel del sistema
• Escaneo de límites estándar IEEE 1149.1
• Oscilador integrado
• Los dispositivos funcionan con una fuente de alimentación de 3,3 V, 2,5 V, 1,8 V o 1,2 V
• Programación en el sistema compatible con IEEE 1532