LPC2468FBD208 Microcontroladores ARM – MCU Micro de un solo chip de 16 bits/32 bits;
♠ Descripción del producto
| Atributo del producto | valor de atributo |
| Fabricante: | NXP |
| Categoria de producto: | Microcontroladores ARM - MCU |
| RoHS: | Detalles |
| Estilo de montaje: | SMD/SMT |
| Núcleo: | ARM7TDMI-S |
| Tamaño de la memoria del programa: | 512 KB |
| Ancho de bus de datos: | 32 bits/16 bits |
| Resolución del convertidor de señal de transmisión digital (ADC): | 10 bits |
| Frecuencia de reloj máxima: | 72 MHz |
| Número de entradas/salidas: | 160 E/S |
| Tamaño de RAM de datos: | 98 KB |
| Voltaje de alimentacion - Min.: | 3,3 V |
| Voltaje de alimentación - Máx.: | 3,3 V |
| Temperatura de trabajo mínima: | - 40C |
| Temperatura máxima de trabajo: | + 85C |
| Empaquetado: | Bandeja |
| Marca: | Semiconductores NXP |
| Sensibles a la humedad: | Sí |
| Tipo de producto: | Microcontroladores ARM - MCU |
| Cantidad de empaque de fabrica: | 180 |
| Subcategoría: | Microcontroladores - MCU |
| Alias de las piezas n.º: | 935282457557 |
♠LPC2468 Micro de un solo chip de 16 bits/32 bits;Flash de 512 kB, Ethernet, CAN, ISP/IAP, dispositivo USB 2.0/host/OTG, interfaz de memoria externa
NXP Semiconductors diseñó el microcontrolador LPC2468 en torno a un núcleo de CPU ARM7TDMI-S de 16 bits/32 bits con interfaces de depuración en tiempo real que incluyen JTAG y seguimiento integrado.El LPC2468 tiene 512 kB de flash de alta velocidad en chipmemoria.
Esta memoria flash incluye una interfaz de memoria especial de 128 bits de ancho y una arquitectura de acelerador que permite que la CPU ejecute instrucciones secuenciales desde la memoria flash a la velocidad máxima de reloj del sistema de 72 MHz.Esta característica esdisponible solo en la familia de productos de microcontroladores ARM LPC2000.
El LPC2468 puede ejecutar instrucciones ARM de 32 bits y Thumb de 16 bits.La compatibilidad con los dos conjuntos de instrucciones significa que los ingenieros pueden optar por optimizar su aplicación paraya sea el rendimiento o el tamaño del código en el nivel de subrutina.Cuando el núcleo ejecuta instrucciones en estado Thumb, puede reducir el tamaño del código en más de un 30 % con solo una pequeña pérdida de rendimiento, mientras que la ejecución de instrucciones en estado ARM maximiza el núcleo.actuación.
El microcontrolador LPC2468 es ideal para aplicaciones de comunicación multipropósito.Incorpora un controlador de acceso a medios (MAC) Ethernet 10/100, un controlador USB de dispositivo/host/OTG de alta velocidad con 4 kB de RAM de extremo, cuatroUART, dos canales de red de área de controlador (CAN), una interfaz SPI, dos puertos serie síncronos (SSP), tres interfaces I2C y una interfaz I2S.El apoyo a esta colección de interfaces de comunicaciones en serie son las siguientes característicascomponentes;un oscilador de precisión interno de 4 MHz en el chip, 98 kB de RAM total que consta de 64 kB de SRAM local, 16 kB de SRAM para Ethernet, 16 kB de SRAM para DMA de propósito general, 2 kB de SRAM alimentado por batería y una memoria externaControlador (EMC).
Estas características hacen que este dispositivo sea ideal para pasarelas de comunicación y convertidores de protocolo.Como complemento de los muchos controladores de comunicación en serie, las capacidades versátiles de reloj y las funciones de memoria son variasTemporizadores de 32 bits, ADC de 10 bits mejorado, DAC de 10 bits, dos unidades PWM, cuatro pines de interrupción externos y hasta 160 líneas GPIO rápidas.
El LPC2468 conecta 64 de los pines GPIO al controlador de interrupción de vector (VIC) basado en hardware, lo que significa que estoslas entradas externas pueden generar interrupciones activadas por flanco.Todas estas características hacen que el LPC2468 sea particularmente adecuado para sistemas médicos y de control industrial.
Procesador ARM7TDMI-S, funcionando hasta 72 MHz.
Memoria de programa flash en chip de 512 kB con capacidades de programación en el sistema (ISP) y programación en la aplicación (IAP).La memoria del programa Flash está en el bus local ARM para acceso a la CPU de alto rendimiento.
La SRAM en chip de 98 kB incluye:
64 kB de SRAM en el bus local ARM para acceso a la CPU de alto rendimiento.
SRAM de 16 kB para interfaz Ethernet.También se puede utilizar como SRAM de propósito general.
SRAM de 16 kB para uso general DMA también accesible por USB.
Almacenamiento de datos SRAM de 2 kB alimentado desde el dominio de potencia del reloj en tiempo real (RTC).
El sistema Dual Advanced High-Performance Bus (AHB) permite la ejecución simultánea de Ethernet DMA, USB DMA y programa desde flash en el chip sin contención.
EMC brinda soporte para dispositivos de memoria estática asíncrona, como RAM, ROM y flash, así como memorias dinámicas, como SDRAM de velocidad de datos única.
Controlador avanzado de interrupciones vectoriales (VIC), que admite hasta 32 interrupciones vectoriales.
Controlador DMA de propósito general (GPDMA) en AHB que se puede usar con SSP, I 2S-bus e interfaz SD/MMC, así como para transferencias de memoria a memoria.
Interfaces seriales:
Ethernet MAC con interfaz MII/RMII y controlador DMA asociado.Estas funciones residen en un AHB independiente.
Dispositivo/host/controlador OTG de puerto dual USB 2.0 de alta velocidad con PHY en chip y controlador DMA asociado.
Cuatro UART con generación de velocidad de transmisión fraccionaria, uno con E/S de control de módem, uno con soporte IrDA, todos con FIFO.
Controlador CAN de dos canales.
Controlador SPI.
Dos controladores SSP, con capacidades FIFO y multiprotocolo.Uno es una alternativa para el puerto SPI, compartiendo su interrupción.Los SSP se pueden utilizar con el controlador GPDMA.
Tres interfaces de bus I2C (una con drenaje abierto y dos con pines de puerto estándar).
Interfaz I 2S (Inter-IC Sound) para entrada o salida de audio digital.Se puede utilizar con el GPDMA.
Otros periféricos:
Interfaz de tarjeta de memoria SD/MMC.
160 pines de E/S de uso general con resistencias pull-up/down configurables.
ADC de 10 bits con multiplexación de entrada entre 8 pines.
DAC de 10 bits.
Cuatro temporizadores/contadores de propósito general con 8 entradas de captura y 10 salidas de comparación.Cada bloque de temporizador tiene una entrada de conteo externa.
Dos bloques PWM/timer con soporte para control de motores trifásicos.Cada PWM tiene entradas de conteo externas.
RTC con dominio de potencia separado.La fuente del reloj puede ser el oscilador RTC o el reloj APB.
SRAM de 2 kB alimentado desde el pin de alimentación RTC, lo que permite que los datos se almacenen cuando el resto del chip está apagado.
Temporizador de vigilancia (WDT).El WDT se puede sincronizar desde el oscilador RC interno, el oscilador RTC o el reloj APB.
Interfaz estándar de prueba/depuración ARM para compatibilidad con las herramientas existentes.
El módulo de rastreo de emulación admite rastreo en tiempo real.
Fuente de alimentación única de 3,3 V (3,0 V a 3,6 V).
Cuatro modos de energía reducida: inactivo, suspensión, apagado y apagado total.
Cuatro entradas de interrupción externas configurables como sensibles al borde/nivel.Todos los pines en el puerto 0 y el puerto 2 se pueden usar como fuentes de interrupción sensibles al borde.
Activación del procesador desde el modo de apagado a través de cualquier interrupción capaz de operar durante el modo de apagado (incluye interrupciones externas, interrupción de RTC, actividad USB, interrupción de activación de Ethernet, actividad de bus CAN, interrupción de pin del puerto 0/2).Dos dominios de energía independientes permiten un ajuste fino del consumo de energía en función de las características necesarias.
Cada periférico tiene su propio divisor de reloj para un mayor ahorro de energía.Estos divisores ayudan a reducir la potencia activa entre un 20 % y un 30 %.
Detección de caída de voltaje con umbrales separados para interrupción y restablecimiento forzado.
Restablecimiento de encendido en el chip. Oscilador de cristal en chip con un rango operativo de 1 MHz a 25 MHz.
Oscilador RC interno de 4 MHz recortado al 1 % de precisión que puede utilizarse opcionalmente como reloj del sistema.Cuando se utiliza como reloj de la CPU, no permite que se ejecuten CAN y USB.
El PLL en chip permite el funcionamiento de la CPU hasta la tasa máxima de CPU sin necesidad de un cristal de alta frecuencia.Puede ejecutarse desde el oscilador principal, el oscilador RC interno o el oscilador RTC.
Escaneo de límites para pruebas de placa simplificadas.
Las selecciones versátiles de funciones de pines permiten más posibilidades para usar funciones periféricas en el chip.
Control industrial
Sistemas médicos
Convertidor de protocolo
Comunicaciones
