LPC2468FBD208 Microcontroladores ARM – MCU Micro de un solo chip de 16 bits/32 bits;
♠ Descripción del producto
| Atributo del producto | Valor de atributo |
| Fabricante: | NXP |
| Categoría de producto: | Microcontroladores ARM - MCU |
| RoHS: | Detalles |
| Estilo de montaje: | SMD/SMT |
| Núcleo: | ARM7TDMI-S |
| Tamaño de memoria del programa: | 512 kB |
| Ancho de bus de datos: | 32 bits/16 bits |
| Resolución del convertidor de señal analógica a digital (ADC): | 10 bits |
| Frecuencia máxima del reloj: | 72 MHz |
| Número de entradas/salidas: | 160 E/S |
| Tamaño de RAM de datos: | 98 kB |
| Voltaje de alimentación - Mín.: | 3,3 V |
| Voltaje de alimentación - Máx.: | 3,3 V |
| Temperatura de trabajo mínima: | - 40 °C |
| Temperatura de trabajo máxima: | + 85 C |
| Empaquetado: | Bandeja |
| Marca: | Semiconductores NXP |
| Sensibles a la humedad: | Sí |
| Tipo de producto: | Microcontroladores ARM - MCU |
| Cantidad de empaques de fábrica: | 180 |
| Subcategoría: | Microcontroladores - MCU |
| Alias de las piezas n.º: | 935282457557 |
♠ LPC2468 Microchip de un solo chip de 16 bits/32 bits; memoria flash de 512 kB, Ethernet, CAN, ISP/IAP, dispositivo/host/OTG USB 2.0, interfaz de memoria externa
NXP Semiconductors diseñó el microcontrolador LPC2468 en torno a un núcleo de CPU ARM7TDMI-S de 16/32 bits con interfaces de depuración en tiempo real que incluyen JTAG y traza integrada. El LPC2468 cuenta con 512 kB de memoria flash de alta velocidad integrada.memoria.
Esta memoria flash incluye una interfaz de memoria especial de 128 bits de ancho y una arquitectura de acelerador que permite que la CPU ejecute instrucciones secuenciales desde la memoria flash a la velocidad máxima del reloj del sistema de 72 MHz. Esta característica esDisponible únicamente en la familia de productos de microcontroladores ARM LPC2000.
El LPC2468 puede ejecutar instrucciones ARM de 32 bits y Thumb de 16 bits. La compatibilidad con ambos conjuntos de instrucciones permite a los ingenieros optimizar su aplicación.Ya sea rendimiento o tamaño de código a nivel de subrutina. Cuando el núcleo ejecuta instrucciones en modo Thumb, puede reducir el tamaño del código en más de un 30 % con una pequeña pérdida de rendimiento, mientras que la ejecución de instrucciones en modo ARM maximiza el núcleo.actuación.
El microcontrolador LPC2468 es ideal para aplicaciones de comunicación multipropósito. Incorpora un controlador de acceso a medios (MAC) Ethernet 10/100, un controlador USB de dispositivo/host/OTG de alta velocidad con 4 kB de RAM para endpoints, cuatroUART, dos canales de red de área de controlador (CAN), una interfaz SPI, dos puertos serie síncronos (SSP), tres interfaces I²C y una interfaz I²S. Este conjunto de interfaces de comunicación serie cuenta con las siguientes características:Componentes: un oscilador de precisión interno de 4 MHz en chip, 98 kB de RAM total que consta de 64 kB de SRAM local, 16 kB de SRAM para Ethernet, 16 kB de SRAM para DMA de propósito general, 2 kB de SRAM alimentada por batería y una memoria externa.Controlador (EMC).
Estas características hacen que este dispositivo sea ideal para pasarelas de comunicación y convertidores de protocolo. Como complemento a los numerosos controladores de comunicación serie, ofrece diversas capacidades de reloj versátiles y funciones de memoria.Temporizadores de 32 bits, un ADC de 10 bits mejorado, un DAC de 10 bits, dos unidades PWM, cuatro pines de interrupción externos y hasta 160 líneas GPIO rápidas.
El LPC2468 conecta 64 de los pines GPIO al controlador de interrupción vectorial (VIC) basado en hardware, lo que significa que estosLas entradas externas pueden generar interrupciones activadas por flanco. Todas estas características hacen que el LPC2468 sea especialmente adecuado para sistemas de control industrial y médicos.
Procesador ARM7TDMI-S, funcionando hasta a 72 MHz.
Memoria flash de programa en chip de 512 kB con capacidades de Programación en Sistema (ISP) y Programación en Aplicación (IAP). La memoria flash de programa se encuentra en el bus local ARM para un acceso de alto rendimiento a la CPU.
La SRAM en chip de 98 kB incluye:
64 kB de SRAM en el bus local ARM para acceso a CPU de alto rendimiento.
16 kB de SRAM para interfaz Ethernet. También se puede utilizar como SRAM de propósito general.
16 kB SRAM para uso DMA de propósito general también accesible mediante USB.
Almacenamiento de datos SRAM de 2 kB alimentado por el dominio de energía del reloj de tiempo real (RTC).
El sistema Dual Advanced High-performance Bus (AHB) permite la ejecución simultánea de DMA Ethernet, DMA USB y programa desde la memoria flash en chip sin contención.
EMC proporciona soporte para dispositivos de memoria estática asíncrona como RAM, ROM y flash, así como memorias dinámicas como SDRAM de velocidad de datos única.
Controlador de interrupciones vectoriales avanzado (VIC), que admite hasta 32 interrupciones vectoriales.
Controlador DMA de propósito general (GPDMA) en AHB que se puede utilizar con la interfaz SSP, I2S-bus y SD/MMC, así como para transferencias de memoria a memoria.
Interfaces seriales:
MAC Ethernet con interfaz MII/RMII y controlador DMA asociado. Estas funciones residen en un AHB independiente.
Controlador de dispositivo/host/OTG de puerto dual de velocidad completa USB 2.0 con PHY en chip y controlador DMA asociado.
Cuatro UART con generación de velocidad en baudios fraccionaria, uno con E/S de control de módem, uno con soporte IrDA, todos con FIFO.
Controlador CAN con dos canales.
Controlador SPI.
Dos controladores SSP con capacidades FIFO y multiprotocolo. Uno es una alternativa al puerto SPI, compartiendo su interrupción. Los SSP pueden usarse con el controlador GPDMA.
Tres interfaces de bus I2C (una con drenaje abierto y dos con pines de puerto estándar).
Interfaz I 2S (Inter-IC Sound) para entrada o salida de audio digital. Compatible con GPDMA.
Otros periféricos:
Interfaz de tarjeta de memoria SD/MMC.
160 pines de E/S de propósito general con resistencias pull-up/down configurables.
ADC de 10 bits con multiplexación de entrada entre 8 pines.
DAC de 10 bits.
Cuatro temporizadores/contadores de propósito general con 8 entradas de captura y 10 salidas de comparación. Cada bloque de temporizador tiene una entrada de conteo externa.
Dos bloques PWM/temporizador compatibles con el control de motores trifásicos. Cada bloque PWM cuenta con entradas de conteo externas.
RTC con dominio de potencia independiente. La fuente de reloj puede ser el oscilador RTC o el reloj APB.
2 kB SRAM alimentado desde el pin de alimentación RTC, lo que permite almacenar datos cuando el resto del chip está apagado.
Temporizador WatchDog (WDT). El WDT puede sincronizarse desde el oscilador RC interno, el oscilador RTC o el reloj APB.
Interfaz de prueba/depuración ARM estándar para compatibilidad con herramientas existentes.
El módulo de seguimiento de emulación admite seguimiento en tiempo real.
Fuente de alimentación única de 3,3 V (3,0 V a 3,6 V).
Cuatro modos de energía reducida: inactivo, suspensión, apagado y apagado profundo.
Cuatro entradas de interrupción externas configurables como sensibles a flancos/niveles. Todos los pines de los puertos 0 y 2 pueden utilizarse como fuentes de interrupción sensibles a flancos.
Activación del procesador desde el modo de apagado mediante cualquier interrupción que pueda operar durante dicho modo (incluidas interrupciones externas, interrupción del RTC, actividad USB, interrupción de activación de Ethernet, actividad del bus CAN e interrupción del pin del puerto 0/2). Dos dominios de alimentación independientes permiten ajustar el consumo de energía según las necesidades.
Cada periférico cuenta con su propio divisor de reloj para un mayor ahorro de energía. Estos divisores ayudan a reducir la potencia activa entre un 20 % y un 30 %.
Detección de caídas de tensión con umbrales separados para interrupción y reinicio forzado.
Reinicio de encendido en chip. Oscilador de cristal en chip con un rango operativo de 1 MHz a 25 MHz.
Oscilador RC interno de 4 MHz, ajustado al 1 % de precisión, que puede utilizarse opcionalmente como reloj del sistema. Al utilizarse como reloj de la CPU, no permite el funcionamiento de CAN ni USB.
El PLL integrado permite el funcionamiento de la CPU a su velocidad máxima sin necesidad de un cristal de alta frecuencia. Puede operarse desde el oscilador principal, el oscilador RC interno o el oscilador RTC.
Escaneo de límites para pruebas de placa simplificadas.
Las selecciones de funciones de pin versátiles permiten más posibilidades para usar funciones periféricas en el chip.
Control industrial
Sistemas médicos
Convertidor de protocolo
Comunicaciones
