Microcontroladores SPC5644AF0MLU2 de 32 bits: MCU 32BIT3MB Flsh192KRAM

• Núcleo de arquitectura de energía e200z4 de 150 MHz

— Codificación de instrucciones de longitud variable (VLE)

— Arquitectura superescalar con 2 unidades de ejecución

— Hasta 2 instrucciones de punto flotante o entero por ciclo

— Hasta 4 operaciones de multiplicación y acumulación por ciclo

• Organización de la memoria

— Memoria flash en chip de 4 MB con ECC y lectura durante la escritura (RWW)

— SRAM en chip de 192 KB con funcionalidad de espera (32 KB) y ECC

— Caché de instrucciones de 8 KB (con bloqueo de línea), configurable como 2 o 4 vías

— 14 + 3 KB de código eTPU y RAM de datos

— 5 ✖ 4 interruptor de barra transversal (XBAR)

— MMU de 24 entradas

— Interfaz de bus externo (EBI) con puerto esclavo y maestro

• Protección contra fallas

— Unidad de protección de memoria (MPU) de 16 entradas

— Unidad CRC con 3 submódulos

— Sensor de temperatura de unión

• Interrupciones

— Controlador de interrupción configurable (con NMI)

— DMA de 64 canales

• Canales en serie

— 3 ✖ eSCI

— 3 ✖ DSPI (2 de los cuales admiten Micro Second Channel [MSC] descendente)

— 3 ✖ FlexCAN con 64 mensajes cada uno

— 1 ✖ Módulo FlexRay (V2.1) hasta 10 Mbit/s con canal doble o único y 128 objetos de mensaje y ECC

• 1 ✖ eMIOS: 24 canales unificados

• 1 ✖ eTPU2 (eTPU de segunda generación)

— 32 canales estándar

— 1 ✖ módulo de reacción (6 canales con tres salidas por canal)

• 2 convertidores de analógico a digital en cola mejorados (eQADC)

— Cuarenta canales de entrada de 12 bits (multiplexados en 2 ADC);ampliable a 56 canales con multiplexores externos

— 6 colas de comandos

— Compatibilidad con disparador y DMA

— Tiempo de conversión mínimo de 688 ns

• Cargador de arranque CAN/SCI/FlexRay en chip con módulo de asistencia de arranque (BAM)

• Nexo

— Clase 3+ para el núcleo e200z4

— Clase 1 para la eTPU

• JTAG (5 pines)

• Semáforo de activación de desarrollo (DTS)

— Registro de semáforos (32 bits) y un registro de identificación

— Utilizado como parte de un protocolo de adquisición de datos activado

— El pin EVTO se usa para comunicarse con la herramienta externa

• Generación de reloj

— Oscilador principal de 4–40 MHz en chip

— FMPLL en chip (bucle de enganche de fase con modulación de frecuencia)

• Hasta 120 líneas de E/S de propósito general

— Programable individualmente como entrada, salida o función especial

— Umbral programable (histéresis)

• Modo de reducción de potencia: modos lento, parada y stand-by

• Esquema de suministro flexible

— Alimentación única de 5 V con balasto externo

— Alimentación externa múltiple: 5 V, 3,3 V y 1,2 V

• Paquetes

— 176 LQFP

— 208 MAPBGA

— 324 TEPBGA

CSP de 496 pines (solo herramienta de calibración)