Procesadores y controladores de señales digitales TMS320F2812PGFA DSP DSC Controlador de señal digital de 32 bits con memoria Flash

• Tecnología CMOS estática de alto rendimiento
– 150 MHz (tiempo de ciclo de 6,67 ns)
– Bajo consumo (núcleo de 1,8 V a 135 MHz,Diseño de núcleo de 1,9 V a 150 MHz, 3,3 VI/O)

• Soporte para escaneo de límites JTAG
– Estándar IEEE 1149.1-1990 Estándar IEEEPuerto de acceso de prueba y escaneo de límitesArquitectura

• CPU de 32 bits de alto rendimiento (TMS320C28x)
– Operaciones MAC de 16 × 16 y 32 × 32
– MAC dual de 16 × 16
– Arquitectura de autobuses de Harvard
– Operaciones atómicas
– Respuesta y procesamiento rápidos ante interrupciones
– Modelo de programación de memoria unificada
– Alcance de dirección de programa/datos lineal de 4M
– Código eficiente (en C/C++ y Ensamblador)
– Código fuente del procesador TMS320F24x/LF240xcompatible

• Memoria en chip
– Hasta 128K × 16 flash(Cuatro sectores de 8K × 16 y seis de 16K × 16)
– ROM OTP de 1K × 16
– L0 y L1: 2 bloques de 4K × 16 cada uno de RAM de acceso único (SARAM)
– H0: 1 bloque de 8K × 16 SARAM
– M0 y M1: 2 bloques de 1K × 16 cada uno SARAM

• ROM de arranque (4K × 16)
– Con modos de arranque de software
– Tablas de matemáticas estándar

• Interfaz externa (F2812)
– Más de 1M × 16 de memoria total
– Estados de espera programables
– Tiempo de lectura/escritura programable
– Tres selecciones de chips individuales

• Endianidad: Little endian

• Control de reloj y sistema
– Oscilador en chip
– Módulo temporizador de vigilancia

• Tres interrupciones externas

• Bloque de expansión de interrupción periférica (PIE) queAdmite 45 interrupciones periféricas

• Tres temporizadores de CPU de 32 bits

• Llave/bloqueo de seguridad de 128 bits
– Protege flash/OTP y SARAM L0/L1
– Evita la ingeniería inversa del firmware

• Periféricos de control de motores
– Dos gestores de eventos (EVA, EVB)
– Compatible con dispositivos 240xA

• Periféricos del puerto serie
– Interfaz periférica en serie (SPI)
– Dos interfaces de comunicaciones en serie (SCI),UART estándar
– Red de área de controlador mejorada (eCAN)
– Puerto serie con búfer multicanal (McBSP)

• ADC de 12 bits, 16 canales
– Multiplexor de entrada de 2 × 8 canales
– Dos muestras y retención
– Conversiones simples/simultáneas
– Tasa de conversión rápida: 80 ns/12,5 MSPS

• Hasta 56 pines de E/S de propósito general (GPIO)

• Funciones de emulación avanzadas
– Funciones de análisis y puntos de interrupción
– Depuración en tiempo real mediante hardware

• Las herramientas de desarrollo incluyen
– Compilador/ensamblador/enlazador ANSI C/C++
– IDE de Code Composer Studio™
– DSP/BIOS™
– Controladores de escaneo JTAG

• Estándar IEEE 1149.1-1990 Estándar IEEEPuerto de acceso de prueba y escaneo de límitesArquitectura

• Modos de bajo consumo y ahorro de energía
– Se admiten los modos IDLE, STANDBY y HALT
– Deshabilitar relojes periféricos individuales

• Opciones de paquetes
– MicroStar BGA™ de 179 bolas con memoria externainterfaz (GHH, ZHH) (F2812)
– Paquete plano cuádruple de perfil bajo (LQFP) de 176 pines coninterfaz de memoria externa (PGF) (F2812)
– LQFP de 128 pines sin memoria externaInterfaz (PBK) (F2810, F2811)

• Opciones de temperatura
– A: –40 °C a 85 °C (GHH, ZHH, PGF, PBK)
– S: –40 °C a 125 °C (GHH, ZHH, PGF, PBK)
– Q: –40 °C a 125 °C (PGF, PBK)(Calificación AEC-Q100 para la industria automotriz)
aplicaciones)

• Sistemas avanzados de asistencia al conductor (ADAS)

• Automatización de edificios

• Punto de venta electrónico

• Vehículo eléctrico/Vehículo eléctrico híbrido (EV/HEV)tren motriz

• Automatización de fábricas

• Infraestructura de red

• Transporte industrial

• Medicina, atención sanitaria y fitness.

• Accionamientos de motor

• Entrega de potencia

• Infraestructura de telecomunicaciones

• Prueba y medición