LCMXO2-2000HC-4BG256C FPGA: Matriz de puertas programables en campo, 2112 LUT, 207 E/S, 3,3 V, 4 velocidades
♠ Descripción del producto
| Atributo del producto | Valor del atributo |
| Fabricante: | Enrejado |
| Categoría de producto: | FPGA - Matriz de puertas programables en campo |
| RoHS: | Detalles |
| Serie: | LCMXO2 |
| Número de elementos lógicos: | 2112 LE |
| Número de E/S: | 206 E/S |
| Tensión de alimentación - Mín.: | 2,375 V |
| Tensión de alimentación - Máx.: | 3,6 V |
| Temperatura mínima de funcionamiento: | 0 °C |
| Temperatura máxima de funcionamiento: | + 85 C |
| Velocidad de datos: | - |
| Número de transceptores: | - |
| Estilo de montaje: | SMD/SMT |
| Paquete/Caja: | CABGA-256 |
| Embalaje: | Bandeja |
| Marca: | Enrejado |
| RAM distribuida: | 16 kbit |
| RAM de bloque integrada - EBR: | 74 kbit |
| Frecuencia máxima de funcionamiento: | 269 MHz |
| Sensible a la humedad: | Sí |
| Número de bloques de matriz lógica - LABs: | 264 LAB |
| Corriente de suministro de funcionamiento: | 4,8 mA |
| Voltaje de suministro de funcionamiento: | 2,5 V/3,3 V |
| Tipo de producto: | FPGA - Matriz de puertas programables en campo |
| Cantidad del paquete de fábrica: | 119 |
| Subcategoría: | Circuitos integrados lógicos programables |
| Memoria total: | 170 kbit |
| Nombre comercial: | MachXO2 |
| Peso unitario: | 0.429319 onzas |
1. Arquitectura lógica flexible
• Seis dispositivos con 256 a 6864 LUT4 y 18 a 334 E/S Dispositivos de consumo ultrabaja
• Proceso avanzado de bajo consumo de 65 nm
• Tan solo 22 µW de potencia en modo de espera
• E/S diferenciales de oscilación baja programables
• Modo de espera y otras opciones de ahorro de energía 2. Memoria integrada y distribuida
• RAM de bloque integrada sysMEM™ de hasta 240 kbits
• Hasta 54 kbits de RAM distribuida
• Lógica de control FIFO dedicada
3. Memoria flash de usuario en chip
• Hasta 256 kbits de memoria flash de usuario
• 100.000 ciclos de escritura
• Accesible a través de interfaces WISHBONE, SPI, I2C y JTAG
• Se puede utilizar como PROM de procesador suave o como memoria Flash
4. E/S síncrona de fuente prediseñada
• Registros DDR en celdas de E/S
• Lógica de engranajes dedicada
• Engranaje 7:1 para E/S de pantalla
• DDR genérico, DDRX2, DDRX4
• Memoria DDR/DDR2/LPDDR dedicada con soporte DQS
5. Búfer de E/S flexible y de alto rendimiento
• El búfer sysIO™ programable admite una amplia gama de interfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
– Entradas de disparador Schmitt, hasta 0,5 V de histéresis
• Las E/S admiten sockets en caliente
• Terminación diferencial en chip
• Modo pull-up o pull-down programable
6. Reloj flexible en chip
• Ocho relojes primarios
• Hasta dos relojes de borde para interfaces de E/S de alta velocidad (solo lados superior e inferior)
• Hasta dos PLL analógicos por dispositivo con síntesis de frecuencia fraccional-n
– Amplio rango de frecuencia de entrada (7 MHz a 400 MHz)
7. No volátil, infinitamente reconfigurable
• Encendido instantáneo
– se enciende en microsegundos
• Solución segura de un solo chip
• Programable a través de JTAG, SPI o I2 C
• Admite programación en segundo plano de archivos no volátiles.
Memoria de 8 mosaicos
• Arranque dual opcional con memoria SPI externa
9. Reconfiguración de TransFR™
• Actualización de la lógica en campo mientras el sistema está en funcionamiento
10. Soporte mejorado a nivel de sistema
• Funciones reforzadas en chip: SPI, I2C, temporizador/contador
• Oscilador en chip con una precisión del 5,5 %
• TraceID único para seguimiento del sistema
• Modo programable una sola vez (OTP)
• Fuente de alimentación única con rango de funcionamiento ampliado
• Estándar IEEE 1149.1 de escaneo de límites
• Programación en el sistema compatible con IEEE 1532
11. Amplia gama de opciones de paquetes
• Opciones de paquetes TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA y QFN
• Opciones de paquetes de tamaño reducido
– Tan pequeño como 2,5 mm x 2,5 mm
• Se admite la migración de densidad
• Embalaje avanzado sin halógenos
