LCMXO2-2000HC-4BG256C FPGA – Matriz de puerta programable en campo 2112 LUT 207 IO 3.3V 4 Spd
♠ Descripción del producto
| Atributo del producto | Valor de atributo |
| Fabricante: | Enrejado |
| Categoria de producto: | FPGA - Matriz de puerta programable de campo |
| RoHS: | Detalles |
| Serie: | LCMXO2 |
| Número de elementos lógicos: | 2112 ES |
| Número de E/S: | 206 E/S |
| Tensión de alimentación - Mín.: | 2,375 V |
| Tensión de alimentación - Máx.: | 3,6 V |
| Temperatura mínima de funcionamiento: | 0C |
| Temperatura máxima de funcionamiento: | + 85C |
| Velocidad de datos: | - |
| Número de transceptores: | - |
| Estilo de montaje: | SMD/SMT |
| Paquete / Caja: | CABGA-256 |
| Embalaje: | Bandeja |
| Marca: | Enrejado |
| RAM distribuida: | 16kbit |
| RAM de bloque integrada - EBR: | 74kbit |
| Frecuencia máxima de funcionamiento: | 269 MHz |
| Sensible a la humedad: | Sí |
| Número de bloques de arreglos lógicos - LAB: | 264 LABORATORIO |
| Corriente de suministro de funcionamiento: | 4,8 mA |
| Voltaje de suministro operativo: | 2,5 V/3,3 V |
| Tipo de producto: | FPGA - Matriz de puerta programable de campo |
| Cantidad del paquete de fábrica: | 119 |
| Subcategoría: | Circuitos integrados lógicos programables |
| Memoria total: | 170 kbit |
| Nombre comercial: | MachXO2 |
| Unidad de peso: | 0,429319 onzas |
1. Arquitectura lógica flexible
• Seis dispositivos con 256 a 6864 LUT4 y 18 a 334 E/S Dispositivos de ultra bajo consumo
• Proceso avanzado de bajo consumo de 65 nm
• Energía de reserva tan baja como 22 µW
• E/S diferenciales de oscilación baja programables
• Modo de espera y otras opciones de ahorro de energía 2. Memoria integrada y distribuida
• RAM de bloque integrada sysMEM™ de hasta 240 kbits
• Hasta 54 kbits de RAM distribuida
• Lógica de control FIFO dedicada
3. Memoria flash de usuario en chip
• Hasta 256 kbits de memoria flash de usuario
• 100.000 ciclos de escritura
• Accesible a través de las interfaces WISHBONE, SPI, I2 C y JTAG
• Se puede utilizar como PROM de procesador de software o como memoria Flash
4. E/S síncrona de fuente prediseñada
• Registros DDR en celdas de E/S
• Lógica de engranajes dedicada
• Engranaje 7:1 para E/S de pantalla
• DDR, DDRX2, DDRX4 genéricos
• Memoria dedicada DDR/DDR2/LPDDR compatible con DQS
5. Búfer de E/S flexible y de alto rendimiento
• El búfer sysIO™ programable admite una amplia variedad de interfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HTL 18
– Entradas de disparador Schmitt, histéresis de hasta 0,5 V
• Las E/S admiten hot socketing
• Terminación diferencial en chip
• Modo pull-up o pull-down programable
6. Reloj flexible en chip
• Ocho relojes primarios
• Hasta dos relojes de borde para interfaces de E/S de alta velocidad (solo en los lados superior e inferior)
• Hasta dos PLL analógicos por dispositivo con síntesis de frecuencia fraccional-n
– Amplio rango de frecuencia de entrada (7 MHz a 400 MHz)
7. No volátil, infinitamente reconfigurable
• Encendido instantáneo
– se enciende en microsegundos
• Solución segura de un solo chip
• Programable a través de JTAG, SPI o I2 C
• Admite programación en segundo plano de no vola
memoria 8.tile
• Arranque dual opcional con memoria SPI externa
9. Reconfiguración de TransFR™
• Actualización de la lógica en el campo mientras el sistema funciona
10. Soporte de nivel de sistema mejorado
• Funciones reforzadas en el chip: SPI, I2 C, temporizador/contador
• Oscilador en chip con una precisión del 5,5 %
• TraceID único para el seguimiento del sistema
• Modo programable una sola vez (OTP)
• Fuente de alimentación única con rango operativo extendido
• Exploración de límites estándar IEEE 1149.1
• Programación en el sistema compatible con IEEE 1532
11. Amplia gama de opciones de paquetes
• Opciones de paquete TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Opciones de paquetes de tamaño reducido
– Tan pequeño como 2,5 mm x 2,5 mm
• Admite migración de densidad
• Envasado avanzado libre de halógenos
