Un nuevo tipo de chip de memoria ferroeléctrico basado en hafnio desarrollado y diseñado por Liu Ming, académico del Instituto de Microelectrónica, se presentó en la Conferencia Internacional de Circuitos de Estado Sólido (ISSCC) de IEEE en 2023, el nivel más alto de diseño de circuitos integrados.
La memoria no volátil integrada (eNVM) de alto rendimiento tiene una gran demanda de chips SOC en electrónica de consumo, vehículos autónomos, control industrial y dispositivos de borde para el Internet de las cosas.La memoria ferroeléctrica (FeRAM) tiene las ventajas de alta confiabilidad, consumo de energía ultra bajo y alta velocidad.Es ampliamente utilizado en la grabación de grandes cantidades de datos en tiempo real, lectura y escritura de datos frecuentes, bajo consumo de energía y productos SoC/SiP integrados.La memoria ferroeléctrica basada en material PZT ha logrado la producción en masa, pero su material es incompatible con la tecnología CMOS y es difícil de encoger, lo que dificulta seriamente el proceso de desarrollo de la memoria ferroeléctrica tradicional, y la integración integrada necesita un soporte de línea de producción independiente, difícil de popularizar. a gran escala.La capacidad de miniatura de la nueva memoria ferroeléctrica basada en hafnio y su compatibilidad con la tecnología CMOS la convierten en un punto crítico de investigación de interés común en la academia y la industria.La memoria ferroeléctrica basada en hafnio se ha considerado como una importante dirección de desarrollo de la próxima generación de nueva memoria.En la actualidad, la investigación de la memoria ferroeléctrica basada en hafnio todavía tiene problemas como la confiabilidad de la unidad insuficiente, la falta de diseño de chip con circuito periférico completo y una mayor verificación del rendimiento del nivel de chip, lo que limita su aplicación en eNVM.
Con el objetivo de enfrentar los desafíos que enfrenta la memoria ferroeléctrica basada en hafnio integrada, el equipo del académico Liu Ming del Instituto de Microelectrónica ha diseñado e implementado el chip de prueba FeRAM de magnitud megab por primera vez en el mundo basado en la plataforma de integración a gran escala. de memoria ferroeléctrica basada en hafnio compatible con CMOS, y completó con éxito la integración a gran escala del condensador ferroeléctrico HZO en el proceso CMOS de 130 nm.Se propone un circuito de control de escritura asistido por ECC para la detección de temperatura y un circuito amplificador sensible para la eliminación automática de la compensación, y se logra una durabilidad de ciclo de 1012 y un tiempo de escritura de 7 ns y de lectura de 5 ns, que son los mejores niveles informados hasta ahora.
El documento "Un FeRAM integrado basado en HZO de 9 Mb con resistencia de 1012 ciclos y lectura/escritura de 5/7 ns con actualización de datos asistida por ECC" se basa en los resultados y el amplificador de detección compensado cancelado "fue seleccionado en ISSCC 2023, y el chip fue seleccionado en la sesión de demostración de ISSCC para ser exhibido en la conferencia.Yang Jianguo es el primer autor del artículo y Liu Ming es el autor correspondiente.
El trabajo relacionado cuenta con el apoyo de la Fundación Nacional de Ciencias Naturales de China, el Programa Nacional de Investigación y Desarrollo Clave del Ministerio de Ciencia y Tecnología y el Proyecto Piloto Clase B de la Academia de Ciencias de China.
(Foto del chip FeRAM basado en hafnio de 9 Mb y prueba de rendimiento del chip)
Hora de publicación: 15-abr-2023