Microcontroladores STM32H743IIT6 ARM: MCU de alto rendimiento y DSP DP-FPU, Arm Cortex-M7 MCU 2 MBytes de Flash 1 MB de RAM, 480 M

Centro

• Núcleo Arm® Cortex®-M7 de 32 bits con FPU de doble precisión y caché L1: 16 Kbytes de datos y 16 Kbytes de caché de instrucciones;frecuencia de hasta 480 MHz, MPU, 1027 DMIPS/ 2,14 DMIPS/MHz (Dhrystone 2.1) e instrucciones DSP

Recuerdos

• Hasta 2 Mbytes de memoria Flash con soporte de lectura mientras escribe

• Hasta 1 Mbyte de RAM: 192 Kbytes de TCM RAM (incluidos 64 Kbytes de ITCM RAM + 128 Kbytes de DTCM RAM para rutinas de tiempo crítico), hasta 864 Kbytes de SRAM de usuario y 4 Kbytes de SRAM en el dominio de copia de seguridad

• Interfaz de memoria Quad-SPI de modo dual que funciona hasta 133 MHz

• Controlador de memoria externa flexible con bus de datos de hasta 32 bits: SRAM, PSRAM, SDRAM/LPSDR SDRAM, memoria flash NOR/NAND sincronizada hasta 100 MHz en modo síncrono

• Unidad de cálculo CRC

Seguridad

• ROP, PC-ROP, sabotaje activo Entradas/salidas de propósito general

• Hasta 168 puertos de E/S con capacidad de interrupción Reinicio y administración de energía

• 3 dominios de energía separados que pueden activarse o desactivarse de forma independiente:

– D1: capacidades de alto rendimiento

– D2: periféricos de comunicación y temporizadores

– D3: reinicio/control de reloj/administración de energía

• Suministro de aplicaciones de 1,62 a 3,6 V y E/S

• POR, PDR, PVD y BOR

• Alimentación USB dedicada que incorpora un regulador interno de 3,3 V para alimentar los PHY internos

• Regulador incorporado (LDO) con salida escalable configurable para alimentar el circuito digital

• Escalado de voltaje en modo Run y ​​Stop (6 rangos configurables)

• Regulador de respaldo (~0,9 V)

• Referencia de tensión para periférico analógico/VREF+

• Modos de bajo consumo: reposo, parada, espera y VBAT que admiten la carga de la batería

Bajo consumo de energía

• Modo de funcionamiento de batería VBAT con capacidad de carga

• Pines de monitoreo del estado de energía de la CPU y el dominio

• 2,95 µA en modo de espera (SRAM de respaldo APAGADO, RTC/LSE ENCENDIDO)

Gestión del reloj

• Osciladores internos: 64 MHz HSI, 48 MHz HSI48, 4 MHz CSI, 32 kHz LSI

• Osciladores externos: 4-48 MHz HSE, 32,768 kHz LSE

• 3 × PLL (1 para el reloj del sistema, 2 para los relojes del núcleo) con modo Fraccionario

Matriz de interconexión

• 3 matrices de bus (1 AXI y 2 AHB)

• Puentes (5× AHB2-APB, 2× AXI2-AHB)

4 controladores DMA para descargar la CPU

• 1 controlador maestro de acceso directo a memoria (MDMA) de alta velocidad compatible con listas vinculadas

• 2 DMA de dos puertos con FIFO

• 1 × DMA básico con capacidades de enrutador de solicitud

Hasta 35 periféricos de comunicación

• 4 interfaces I2Cs FM+ (SMBus/PMBus)

• 4× USART/4x UART (interfaz ISO7816, LIN, IrDA, hasta 12,5 Mbit/s) y 1x LPUART

• 6× SPI, 3 con precisión de clase de audio I2S muxed dúplex a través de PLL de audio interno o reloj externo, 1x I2S en dominio LP (hasta 150 MHz)

• 4x SAI (interfaz de audio en serie)

• Interfaz SPDIFRX

• I/F maestro de protocolo de un solo cable SWPMI

• Interfaz de esclavo MDIO

• 2 interfaces SD/SDIO/MMC (hasta 125 MHz)

• 2 × controladores CAN: 2 con CAN FD, 1 con CAN activado por tiempo (TT-CAN)

• 2 interfaces USB OTG (1FS, 1HS/FS) solución sin cristal con LPM y BCD

• Interfaz Ethernet MAC con controlador DMA

• HDMI‑CEC

• Interfaz de cámara de 8 a 14 bits (hasta 80 MHz)

11 periféricos analógicos

• 3 × ADC con 16 bits máx.resolución (hasta 36 canales, hasta 3,6 MSPS)

• 1 × sensor de temperatura

• 2 convertidores D/A de 12 bits (1 MHz)

• 2 × comparadores de potencia ultrabaja

• 2 × amplificadores operacionales (ancho de banda de 7,3 MHz)

• 1 × filtros digitales para modulador sigma delta (DFSDM) con 8 canales/4 filtros

Gráficos

• Controlador LCD-TFT hasta resolución XGA

• Acelerador de hardware gráfico Chrom-ART (DMA2D) para reducir la carga de la CPU

• Códec JPEG de hardware

Hasta 22 temporizadores y perros guardianes

• 1 temporizador de alta resolución (resolución máxima de 2,1 ns)

• 2 temporizadores de 32 bits con hasta 4 IC/OC/PWM o contador de pulsos y entrada de codificador de cuadratura (incremental) (hasta 240 MHz)

• 2 temporizadores de control de motor avanzado de 16 bits (hasta 240 MHz)

• Temporizadores de uso general de 10 × 16 bits (hasta 240 MHz)

• 5 × temporizadores de baja potencia de 16 bits (hasta 240 MHz)

• 2 × perros guardianes (independientes y de ventana)

• 1 × temporizador SysTick

• RTC con precisión de subsegundos y calendario de hardware

Modo de depuración

• Interfaces SWD y JTAG

• Búfer de seguimiento integrado de 4 Kbytes