Procesadores y controladores de señales digitales TMS320VC5509AZAY – DSP, DSC Procesador de señal digital de punto fijo 179-NFBGA -40 a 85

El procesador de señal digital (DSP) de punto fijo TMS320VC5509A se basa en el núcleo de la CPU de la generación DSP TMS320C55x. La arquitectura del DSP C55x™ logra un alto rendimiento y un bajo consumo de energía gracias a un mayor paralelismo y a un enfoque total en la reducción de la disipación de energía. La CPU admite una estructura de bus interna compuesta por un bus de programa, tres buses de lectura de datos, dos buses de escritura de datos y buses adicionales dedicados a la actividad periférica y DMA. Estos buses permiten realizar hasta tres lecturas y dos escrituras de datos en un solo ciclo. En paralelo, el controlador DMA puede realizar hasta dos transferencias de datos por ciclo, independientemente de la actividad de la CPU.

La CPU C55x cuenta con dos unidades de multiplicación-acumulación (MAC), cada una capaz de realizar multiplicaciones de 17 bits por 17 bits en un solo ciclo. Una unidad aritmético-lógica (ALU) central de 40 bits está respaldada por una ALU adicional de 16 bits. El uso de las ALU se controla mediante el conjunto de instrucciones, lo que permite optimizar la actividad paralela y el consumo de energía. Estos recursos se gestionan en la Unidad de Dirección (UA) y la Unidad de Datos (DU) de la CPU C55x.

La generación de DSP C55x admite un conjunto de instrucciones de ancho de byte variable para mejorar la densidad del código. La Unidad de Instrucción (UI) recupera programas de 32 bits de la memoria interna o externa y pone en cola las instrucciones para la Unidad de Programa (PU). Esta decodifica las instrucciones, dirige las tareas a los recursos de la UA y la DU, y gestiona la canalización totalmente protegida. La capacidad de ramificación predictiva evita el vaciado de la canalización al ejecutar instrucciones condicionales.

Las funciones de entrada y salida de propósito general y el convertidor analógico-digital de 10 bits proporcionan suficientes pines para estado, interrupciones y E/S de bits para pantallas LCD, teclados e interfaces multimedia. La interfaz paralela opera en dos modos: como esclavo de un microcontrolador mediante el puerto HPI o como interfaz multimedia paralela mediante la EMIF asíncrona. La comunicación serial se realiza mediante dos periféricos MMC/SD (MultiMedia Card/Secure Digital) y tres McBSP.

El conjunto de periféricos del 5509A incluye una interfaz de memoria externa (EMIF) que proporciona acceso sin interferencias a memorias asíncronas como EPROM y SRAM, así como a memorias de alta velocidad y alta densidad como la DRAM síncrona. Entre los periféricos adicionales se incluyen un bus serie universal (USB), un reloj de tiempo real, un temporizador de vigilancia y una interfaz I₂C multimaestro y esclavo. Tres puertos serie con búfer multicanal (McBSP) full-duplex proporcionan una interfaz sin interferencias a diversos dispositivos serie estándar de la industria y comunicación multicanal con hasta 128 canales habilitados por separado. La interfaz de puerto host mejorada (HPI) es una interfaz paralela de 16 bits que proporciona al procesador host acceso a 32 KB de memoria interna del 5509A. La HPI puede configurarse en modo multiplexado o no multiplexado para proporcionar una interfaz sin interferencias a una amplia variedad de procesadores host. El controlador DMA permite el movimiento de datos para seis contextos de canal independientes sin intervención de la CPU, lo que proporciona un rendimiento DMA de hasta dos palabras de 16 bits por ciclo. También incluye dos temporizadores de propósito general, hasta ocho pines de E/S de propósito general (GPIO) dedicados y generación de reloj de bucle de enganche de fase digital (DPLL).

El 5509A es compatible con el galardonado eXpressDSP™ de la industria, el entorno de desarrollo integrado (IDE) Code Composer Studio™, DSP/BIOS™, el estándar de algoritmos de Texas Instruments y la red de terceros más grande de la industria. El IDE Code Composer Studio incluye herramientas de generación de código, como un compilador de C y un enlazador visual, simulador, RTDX™, controladores de dispositivos de emulación XDS510™ y módulos de evaluación. El 5509A también es compatible con la biblioteca C55x DSP, que incluye más de 50 núcleos de software fundamentales (filtros FIR, filtros IIR, FFT y diversas funciones matemáticas), así como bibliotecas de compatibilidad con chips y placas.

El núcleo del DSP TMS320C55x se creó con una arquitectura abierta que permite añadir hardware específico para cada aplicación para optimizar el rendimiento de algoritmos específicos. Las extensiones de hardware del 5509A logran el equilibrio perfecto entre rendimiento de funciones fijas y flexibilidad programable, a la vez que logran un bajo consumo de energía y un coste tradicionalmente difícil de encontrar en el mercado de procesadores de vídeo. Estas extensiones permiten al 5509A ofrecer un rendimiento excepcional de códec de vídeo, con más de la mitad de su ancho de banda disponible para funciones adicionales como conversión de espacio de color, operaciones de interfaz de usuario, seguridad, TCP/IP, reconocimiento de voz y conversión de texto a voz. Como resultado, un solo DSP 5509A puede alimentar la mayoría de las aplicaciones de vídeo digital portátiles con margen de procesamiento de sobra. Para más información, consulte la Referencia del Programador sobre Extensiones de Hardware TMS320C55x para Aplicaciones de Imagen/Vídeo (número de bibliografía SPRU098). Para obtener más información sobre el uso de la biblioteca de procesamiento de imágenes DSP, consulte la Referencia del programador de la biblioteca de procesamiento de imágenes/video TMS320C55x (número de literatura SPRU037).