Matriz de puerta programable de campo XC6SLX75-2FGG484C

• Familia Spartan-6:

1. Spartan-6 LX FPGA: Lógica optimizada
2. Spartan-6 LXT FPGA: Conectividad serial de alta velocidad

• Diseñado para bajo costo

1. Múltiples bloques integrados eficientes
2. Selección optimizada de estándares de E/S
3. Almohadillas escalonadas
4. Paquetes de alambre de plástico de alto volumen

• Baja potencia estática y dinámica

1. Proceso de 45 nm optimizado para costo y bajo consumo
2. Modo de apagado de hibernación para energía cero
3. El modo de suspensión mantiene el estado y la configuración con activación de varios pines, mejora del control
4. Voltaje central de 1,0 V de menor potencia (LX FPGA, -1L solamente)
5. Voltaje central de 1,2 V de alto rendimiento (FPGA LX y LXT, grados de velocidad -2, -3 y -3N)

• Bancos de interfaz SelectIO™ multivoltaje y multiestándar

1. Velocidad de transferencia de datos de hasta 1080 Mb/s por E/S diferencial
2. Unidad de salida seleccionable, hasta 24 mA por pin
3. Estándares y protocolos de 3.3V a 1.2VI/O
4. Interfaces de memoria HSTL y SSTL de bajo costo
5. Cumplimiento de intercambio en caliente
6. Velocidades de respuesta de E/S ajustables para mejorar la integridad de la señal

• Transceptores serie GTP de alta velocidad en las FPGA LXT

1. Hasta 3,2 Gb/s
2. Interfaces de alta velocidad que incluyen: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort y XAUI

• Bloque Endpoint integrado para diseños PCI Express (LXT)
• Soporte de tecnología PCI® de bajo costo compatible con la especificación de 33 MHz, 32 y 64 bits.
• Cortes DSP48A1 eficientes

1. Procesamiento de señales y aritmética de alto rendimiento
2. Multiplicador rápido de 18 x 18 y acumulador de 48 bits
3. Capacidad de canalización y cascada
4. Pre-agregador para ayudar a las aplicaciones de filtrado

• Bloques de controlador de memoria integrado

1. Compatibilidad con DDR, DDR2, DDR3 y LPDDR
2. Velocidades de datos de hasta 800 Mb/s (ancho de banda máximo de 12,8 Gb/s)
3. Estructura de bus multipuerto con FIFO independiente para reducir los problemas de tiempo de diseño

• Abundantes recursos lógicos con mayor capacidad lógica

1. Registro de desplazamiento opcional o compatibilidad con RAM distribuida
2. Los LUT eficientes de 6 entradas mejoran el rendimiento y minimizan la energía
3. LUT con flip-flops duales para aplicaciones centradas en tuberías

• RAM de bloque con una amplia gama de granularidad

1. RAM de bloque rápido con habilitación de escritura de bytes
2. Bloques de 18 Kb que se pueden programar opcionalmente como dos bloques de RAM independientes de 9 Kb

• Mosaico de administración de reloj (CMT) para un rendimiento mejorado

1. Bajo nivel de ruido, sincronización flexible
2. Los administradores de reloj digital (DCM) eliminan la desviación del reloj y la distorsión del ciclo de trabajo
3. Bucles de bloqueo de fase (PLL) para reloj de baja fluctuación
4. Síntesis de frecuencia con multiplicación, división y cambio de fase simultáneos
5. Dieciséis redes de reloj global de baja asimetría

• Configuración simplificada, admite estándares de bajo costo

1. Configuración de detección automática de 2 pines
2. Amplia compatibilidad con flash NOR y SPI de terceros (hasta x4)
3. Flash de plataforma Xilinx rico en funciones con JTAG
4. Compatibilidad con MultiBoot para la actualización remota con varios flujos de bits mediante la protección de vigilancia

• Seguridad mejorada para la protección del diseño

1. Identificador de ADN de dispositivo único para autenticación de diseño
2. Cifrado de flujo de bits AES en los dispositivos más grandes

• Procesamiento integrado más rápido con el procesador de software MicroBlaze™ mejorado y de bajo costo
• IP líder en la industria y diseños de referencia