Matriz de puertas programables en campo XC6SLX75-2FGG484C

• Familia Spartan-6:

1. FPGA Spartan-6 LX: lógica optimizada
2. FPGA Spartan-6 LXT: Conectividad serial de alta velocidad

• Diseñado para bajo costo

1. Múltiples bloques integrados eficientes
2. Selección optimizada de estándares de E/S
3. Almohadillas escalonadas
4. Paquetes de plástico unidos con alambre de gran volumen

• Baja potencia estática y dinámica

1. Proceso de 45 nm optimizado para lograr un bajo costo y consumo de energía.
2. Modo de apagado por hibernación para consumo de energía cero
3. El modo de suspensión mantiene el estado y la configuración con activación de múltiples pines y mejora del control.
4. Voltaje de núcleo de 1,0 V de menor potencia (FPGAs LX, -1L solamente)
5. Voltaje de núcleo de 1,2 V de alto rendimiento (FPGAs LX y LXT, grados de velocidad -2, -3 y -3N)

• Bancos de interfaz SelectIO™ multivoltaje y multiestándar

1. Velocidad de transferencia de datos de hasta 1080 Mb/s por E/S diferencial
2. Unidad de salida seleccionable, hasta 24 mA por pin
3. Estándares y protocolos de 3,3 V a 1,2 VI/O
4. Interfaces de memoria HSTL y SSTL de bajo costo
5. Cumplimiento de intercambio en caliente
6. Velocidades de respuesta de E/S ajustables para mejorar la integridad de la señal

• Transceptores seriales GTP de alta velocidad en los FPGA LXT

1. Hasta 3,2 Gb/s
2. Interfaces de alta velocidad que incluyen: Serial ATA, Aurora, Ethernet 1G, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort y XAUI

• Bloque de punto final integrado para diseños PCI Express (LXT)
• Soporte de tecnología PCI® de bajo costo compatible con la especificación de 33 MHz, 32 y 64 bits.
• Rebanadas DSP48A1 eficientes

1. Aritmética de alto rendimiento y procesamiento de señales
2. Multiplicador rápido de 18 x 18 y acumulador de 48 bits
3. Capacidad de canalización y conexión en cascada
4. Pre-sumador para ayudar a las aplicaciones de filtrado

• Bloques de controlador de memoria integrado

1. Compatibilidad con DDR, DDR2, DDR3 y LPDDR
2. Velocidades de datos de hasta 800 Mb/s (ancho de banda máximo de 12,8 Gb/s)
3. Estructura de bus multipuerto con FIFO independiente para reducir los problemas de sincronización del diseño

• Abundantes recursos lógicos con mayor capacidad lógica

1. Compatibilidad con registro de desplazamiento opcional o RAM distribuida
2. Las LUT de 6 entradas eficientes mejoran el rendimiento y minimizan el consumo de energía
3. LUT con flip-flops duales para aplicaciones centradas en tuberías

• Bloque de RAM con una amplia gama de granularidad

1. RAM de bloque rápido con habilitación de escritura de bytes
2. Bloques de 18 Kb que se pueden programar opcionalmente como dos RAM de bloque independientes de 9 Kb

• Mosaico de administración del reloj (CMT) para un rendimiento mejorado

1. Bajo nivel de ruido, sincronización flexible
2. Los administradores de reloj digital (DCM) eliminan la desviación del reloj y la distorsión del ciclo de trabajo
3. Bucles de enganche de fase (PLL) para reloj de baja fluctuación
4. Síntesis de frecuencia con multiplicación, división y desplazamiento de fase simultáneos
5. Dieciséis redes de reloj global de baja asimetría

• Configuración simplificada, compatible con estándares de bajo costo

1. Configuración de detección automática de 2 pines
2. Amplia compatibilidad con SPI de terceros (hasta x4) y flash NOR
3. Xilinx Platform Flash con JTAG y rica en funciones
4. Compatibilidad con MultiBoot para actualización remota con múltiples flujos de bits, utilizando protección de vigilancia

• Seguridad mejorada para la protección del diseño

1. Identificador único de ADN del dispositivo para la autenticación del diseño
2. Cifrado de flujo de bits AES en los dispositivos más grandes

• Procesamiento integrado más rápido con procesador suave MicroBlaze™ mejorado y de bajo costo
• Diseños de referencia e IP líderes en la industria